概述这8张图描述了一个简单8位CPU的控制逻辑电路负责在不同机器周期取指、PC自增、执行中按正确时序产生各种控制信号驱动寄存器、RAM、ALU等部件协同工作。一、机器周期的基本结构CPU每执行一条指令都要经历若干机器周期Machine Cycle每个机器周期又细分为若干**时钟脉冲Pulse**控制的步骤。一条指令的完整流程 ┌──────────────┐ ┌──────────────┐ ┌──────────────┐ ┌──────────────┐ │ 取指周期1 │→ │ 取指周期2 │→ │ 取指周期3 │→ │ PC自增周期 │ │ Fetch Cycle 1│ │ Fetch Cycle 2│ │ Fetch Cycle 3│ │ PC Increment │ └──────────────┘ └──────────────┘ └──────────────┘ └──────────────┘ │ │ └────────────────────────────────────────────────────────┘ ↓ ┌──────────────────────┐ │ 执行周期1 (EC1) │ │ Execute Cycle 1 │ └──────────────────────┘ ↓ ┌──────────────────────┐ │ 执行周期2 (EC2) │ │ Execute Cycle 2 │ └──────────────────────┘注意取指周期的数量取决于指令的字节数1字节、2字节或3字节指令。二、图1 — 取指周期的控制信号电路电路功能在取指阶段CPU需要把程序计数器PC的值放到16位地址总线上让RAM知道去哪个地址取指令把RAM输出的数据放到8位数据总线上送入指令锁存器用Pulse信号把地址值存入增减器锁存把数据存入对应指令锁存器信号真值关系取指周期FC1FC2FC3Pulse功能Fetch 1100上升沿PC使能数据→指令锁存1地址→增减器Fetch 2010上升沿PC使能数据→指令锁存2地址→增减器Fetch 3001上升沿PC使能数据→指令锁存3地址→增减器关键逻辑分析FC1 ──┬──┐ FC2 ──┤ ├─[AND]──→ 程序计数器使能Program Counter Enable FC3 ──┘ │ → RAM数据输出使能RAM DO Enable[经三态缓冲] │ → 增减器时钟Inc-Dec Clock[经三态缓冲] Pulse ───┤ │ FC1Pulse → 指令锁存器1时钟IL1 Clock FC2Pulse → 指令锁存器2时钟IL2 Clock FC3Pulse → 指令锁存器3时钟IL3 Clock三态缓冲TRI的作用之所以 “RAM DO Enable” 和 “Inc-Dec Clock” 需要接三态缓冲是因为在执行周期也可能有其他电路向这两个信号写入控制值。三态缓冲让多个驱动源可以共享同一条控制线避免冲突。三、图2 — PC自增周期的控制信号电路背景每次取完指令字节PC需要自增1指向下一个字节。这个过程由专门的PC Increment Cycle信号驱动。电路逻辑PC自增周期信号 ──┬──[TRI]──→ 增量使能Increment Enable │ └──[AND]──(Pulse)──[TRI]──→ 程序计数器时钟PC ClockIncrement Enable让增减器输出 1 操作的结果到地址总线PC Clock PC自增信号 AND Pulse在Pulse的上升沿将增减后的值锁入程序计数器四、图3 — 执行脉冲信号的生成执行周期有两个阶段通过与Pulse信号相与生成两个精准的执行脉冲EP1EC1⋅PulseEP1 EC1 \cdot PulseEP1EC1⋅PulseEP2EC2⋅PulseEP2 EC2 \cdot PulseEP2EC2⋅PulseEC1 ──┐ ├─[AND]──→ EP1执行脉冲1 Pulse─┤ └─[AND]──→ EP2执行脉冲2 EC2 ──┘EC1/EC2执行周期1/2 的状态信号电平信号高电平表示当前处于该周期EP1/EP2在对应执行周期内Pulse的上升沿触发实际的锁存动作五、图4 — HLT停机指令这是最简单的指令控制逻辑HaltHLT⋅EP1Halt HLT \cdot EP1HaltHLT⋅EP1HLT来自指令译码器──┐ ├─[AND]──→ Halt送往振荡器停止电路 EP1 ────────────────────┘当指令译码器识别到HLT指令且执行脉冲1到来时产生Halt信号Halt信号会关闭CPU的时钟振荡器让CPU停止运行六、图5 — 16位地址总线的二极管ROM矩阵什么是二极管ROM矩阵二极管ROM矩阵是一种用二极管阵列实现的只读存储器可以把多个输入信号行映射到多个输出信号列是实现复杂逻辑真值表的简洁方式。输入信号行→ [二极管矩阵] → 输出信号列该矩阵的输入与输出输入指令类型指令说明MOV r,M把内存[HL]的值移到寄存器rMOV M,r把寄存器r的值移到内存[HL]MVI M,data把立即数写入内存[HL]ADD M …把内存[HL]的值加到累加器INX HLHL寄存器加1DCX HLHL寄存器减1LDA从16位地址装载累加器STA把累加器存到16位地址输出控制信号由EC1、EP1、EC2、EP2四个时序信号分组使能EC1时序控制 → HL EnableHL寄存器内容放到地址总线 → Inst. Latch 23 Enable指令锁存2、3内容放到地址总线用于LDA/STA EP1时序控制 → Inc-Dec Clock把地址总线的值锁入增减器用于INX/DCX EC2时序控制 → HL Select选择HL寄存器作为目标 → Inc. Enable增减器输出1 → Dec. Enable增减器输出-1 EP2时序控制 → HL Clock把增减结果锁入HL寄存器INX HL 的完整执行流程步骤1 (EC1)HL Enable 有效 → HL的16位值出现在地址总线上 步骤2 (EP1)Inc-Dec Clock 有效 → 地址总线的值被锁入增减器锁存器 步骤3 (EC2)Inc. Enable 有效 → 增减器对锁存值执行1结果出现在地址总线 步骤4 (EP2)HL Clock 有效 → 地址总线上的新值HL1被锁入H和L寄存器七、图6 — 8位数据总线的二极管ROM矩阵执行周期1这张图处理执行周期1中数据总线上的信号分为两个三态缓冲组EC1 组数据总线上放什么指令数据总线来源MOV r,r寄存器阵列RA EnableMOV r,MRAM数据输出RAM DO EnableMOV M,r寄存器阵列RA EnableMVI r,data指令锁存2Inst. Latch 2 EnableMVI M,data指令锁存2Inst. Latch 2 EnableADD r …寄存器阵列RA EnableADD M …RAM数据输出RAM DO EnableADI data指令锁存2Inst. Latch 2 EnableLDARAM数据输出RAM DO EnableSTA累加器Acc. EnableEP1 组数据总线上的值存到哪里指令存储目标MOV r,rRA Clock寄存器阵列时钟存入寄存器MOV r,MRA ClockMOV M,rRAM Write写入RAMMVI r,dataRA ClockMVI M,dataRAM WriteADD r …ALU Clock送入ALU锁存ADD M …ALU ClockADI dataALU ClockLDAAcc. Clock存入累加器STARAM Write八、图7 — 8位数据总线的二极管ROM矩阵执行周期2算术/逻辑指令需要第二个执行周期完成运算ALU_Enable(ADD_rADD_MADI)⋅EC2ALU\_Enable (ADD\_r ADD\_M ADI) \cdot EC2ALU_Enable(ADD_rADD_MADI)⋅EC2Acc_Clock(ADD_rADD_MADI)⋅EP2Acc\_Clock (ADD\_r ADD\_M ADI) \cdot EP2Acc_Clock(ADD_rADD_MADI)⋅EP2ADD r ... ──┬──[EC2 TRI]──→ ALU EnableALU结果放到数据总线 ADD M ... ──┤ ADI data ──┴──[EP2 TRI]──→ Accumulator ClockALU结果锁入累加器执行流程EC2ALU Enable有效ALU的运算结果出现在数据总线EP2Accumulator Clock有效数据总线上的结果锁入累加器九、示例程序分析图8程序功能从内存地址1000h开始的5个字节将它们相加结果存入0011h。程序清单地址 机器码 汇编指令 0000h: 2Eh MVI L, 00h ; L寄存器 00h 00h 26h MVI H, 10h ; H寄存器 10h → HL 1000h 10h 7Eh MOV A, M ; 累加器 内存[1000h]第1个数 23h INX HL ; HL 1001h 86h ADD M ; 累加器 内存[1001h]第2个数 23h INX HL ; HL 1002h 86h ADD M ; 累加器 内存[1002h]第3个数 23h INX HL ; HL 1003h 86h ADD M ; 累加器 内存[1003h]第4个数 23h INX HL ; HL 1004h 86h ADD M ; 累加器 内存[1004h]第5个数 32h STA 0011h ; 将累加器的值存入内存[0011h] 11h 00h 76h HLT ; 停机 0011h: 存放求和结果MOV A,M 指令的执行时序取指阶段3个取指周期 1个PC自增周期 FC1: PC→地址总线, RAM[PC]→指令锁存1 (存操作码 7Eh) PC自增: PC PC 1 执行阶段EC1 EP1 EC1: HL Enable → HL(1000h)→地址总线, RAM DO Enable → RAM[1000h]→数据总线 EP1: Acc. Clock → 数据总线的值锁入累加器ADD M 指令的执行时序取指阶段同上取出 86h 执行周期1EC1 EP1 EC1: HL Enable → HL→地址总线, RAM DO Enable → RAM[HL]→数据总线 EP1: ALU Clock → 数据总线的值送入ALU的操作数锁存器 执行周期2EC2 EP2 EC2: ALU Enable → ALU进行加法运算结果→数据总线 EP2: Acc. Clock → ALU结果锁入累加器十、整体架构总结┌─────────────────────────────────────┐ │ CPU 控制逻辑 │ │ │ 时序发生器 ──────→ │ FC1/FC2/FC3 PC_Inc EC1/EC2 │ (振荡器计数器) │ EP1/EP2 Pulse │ └─────────────────────────────────────┘ │ │ │ ┌────▼────┐ ┌────▼────┐ ┌───▼────┐ │ 取指电路 │ │PC自增 │ │执行电路 │ │(图1) │ │电路(图2)│ │(图5-7) │ └────┬────┘ └────┬────┘ └───┬────┘ │ │ │ ┌──────────▼────────────▼────────────▼─────────┐ │ 控制总线 │ │ PC_Enable, RAM_DO_Enable, Inc-Dec_Clock, │ │ IL1/IL2/IL3_Clock, HL_Enable, RA_Enable, │ │ RAM_Write, ALU_Enable, Acc_Clock, Halt... │ └──────────────────────────────────────────────┘ │ │ │ │ ┌────▼──┐ ┌───▼──┐ ┌────▼──┐ ┌───▼───┐ │ PC │ │ RAM │ │ ALU │ │寄存器 │ └───────┘ └──────┘ └───────┘ └───────┘十一、关键概念速查术语含义FC1/FC2/FC3取指周期1/2/3表示当前正在取指令的第几个字节PC Increment CyclePC自增周期取完一个字节后PC加1EC1/EC2执行周期1/2的电平使能信号EP1/EP2执行脉冲1/2 ECx AND Pulse用于精确触发锁存Pulse每个机器周期内的时钟脉冲触发所有锁存动作TRI三态缓冲允许多个信号源驱动同一条线未使能时呈高阻态IL1/IL2/IL3指令锁存器1/2/3存放1、2、3字节指令的各字节Inc-Dec Clock增减器锁存时钟把地址总线的值存入增减器HL Enable把HL寄存器的值放到16位地址总线RAM DO Enable把RAM的数据输出放到8位数据总线ALU Clock把数据总线的值锁入ALU的输入锁存器Acc. Clock把数据总线的值锁入累加器RAM Write把数据总线的值写入RAM地址来自地址总线