在vivado中FPGA未使用管脚的默认电平设置方法方法一直接在约束文件中写入tcl命令set_property BITSTREAM.CONFIG.UNUSEDPIN PULLUP [current_design]可选参数有 PULLUP - PULLDOWN - PULLNONE方法二在软件中设置1在run implementation后点击open implementation design2打开后右键点击Generate Bitstream然后点击bitstream setting3然后点击Configure additional bitstream settings4然后点击configuration5往下拉动右边的滚动条到下图的位置就可以看到设置的复选框即可设置为你希望的输出电平状态