1. 模乘运算在隐私计算中的核心地位模乘运算Modular Multiplication作为现代密码学中最基础的非线性运算之一在同态加密Homomorphic Encryption, HE和零知识证明Zero-Knowledge Proof, ZKP等隐私计算技术中扮演着关键角色。这项运算的核心数学表达式为 R A × B mod M其中A、B和M都是n位无符号整数。看似简单的运算背后却隐藏着巨大的计算复杂度。在椭圆曲线密码学ECC中224位以上的模乘运算是标准配置而在RSA算法中1024位甚至2048位的模乘更是常态。随着比特位宽的增加运算的安全性确实得到了提升但硬件实现的效率却急剧下降。传统CPU处理1024位模乘需要数千个时钟周期这直接制约了隐私计算协议的实时性。关键提示Barrett算法之所以成为模乘实现的主流选择是因为它用三次相对快速的乘法运算替代了耗时的除法操作。这种以乘代除的思路显著提升了计算效率。2. 存内计算的技术突破存内计算Computing-in-Memory, CiM技术正在颠覆传统计算架构。其核心思想是将计算单元嵌入存储器阵列中彻底消除数据搬运带来的能耗和延迟。SRAM基的CiM方案因其成熟的制程工艺和可靠的存储特性成为实现高性能模乘加速的理想平台。当前SRAM CiM宏的典型配置是64行×256列的8T存储阵列每个周期可并行执行32个8位乘法累加MAC操作。这种架构特性恰好与Barrett算法中的大数乘法需求相契合并行计算潜力32个MAC单元可同时处理多个8位乘法片段数据局部性操作数直接存储在计算单元旁避免数据搬运能效优势相比传统冯·诺依曼架构可节省90%以上的数据移动能耗然而现有方案如ModSRAM采用位串行逻辑运算导致256位模乘需要767个周期400MHz严重限制了系统吞吐量。这促使我们开发LaMoS架构通过算法-架构协同优化突破性能瓶颈。3. LaMoS架构设计精要3.1 工作负载分解策略LaMoS的核心创新在于将大数乘法分解为可并行处理的8位乘法工作负载。具体来说对于n位整数A和B我们将其表示为A Σ(â_i × 2^(8i)), B Σ(b̂_j × 2^(8j)) (i,j0 to n/8-1)其中â_i和b̂_j都是8位整数组件。这样A×B可转化为(n/8)^2个â_i×b̂_j的加权求和问题。图2展示了这种垂直分解结构每个小方格代表一个8位乘法任务同一斜线上的任务具有相同的权重系数2^(8(ij))。3.2 多宏并行数据流LaMoS采用多SRAM宏并行架构典型配置2-8个宏每个宏存储完整的B操作数副本。图4展示了架构的关键组件输入分发系统移位寄存器阵列为不同宏提供相位交错的输入计算阵列多个64×256 SRAM CiM宏并行处理乘法片段累加网络21位加法器树实时整合部分结果结果精炼单元处理Barrett算法中的减法校正步骤以256位乘法为例配置3个宏时宏1处理â0,â1,...序列宏2处理â1,â0,...序列宏3处理â2,â1,â0,...序列 通过这种交错分配将计算周期从单宏的63个减少到21个。3.3 高比特位宽优化当处理1024位及以上模乘时LaMoS引入工作负载分组映射技术图5b将255×128的输入矩阵划分为20个32×128的任务组过滤全零的冗余组占比37.5%剩余组由4个宏并行处理每组仅需8周期这种优化使1024位模乘从理论上的255周期降至实际160周期同时保持SRAM阵列的高利用率。表I显示LaMoS在256位模乘上仅需104周期相比ModSRAM的767周期实现7.02倍加速。4. 关键电路实现细节4.1 精度保持机制为确保大数乘法的精度LaMoS采用分级累加策略图2右侧每个周期产生21位中间结果8×8乘法 5位累加位宽分割为低8位直接输出和高13位暂存22位加法器将当前高13位与上周期的高14位含进位相加新产生的高14位存入临时寄存器供下周期使用这种设计确保在最小化硬件开销的同时正确处理高达2048位的累加过程。4.2 动态功耗管理SRAM CiM的功耗主要来自阵列激活每次行选择约1.2mWMAC运算32个并行MAC约4.8mW外围电路约3.6mWLaMoS通过以下技术降低功耗宏级门控时钟非活跃宏进入低功耗状态数据依赖性调度跳过全零输入周期自适应电压调节根据工作负载动态调整VDD实测显示256位模乘的平均功耗为9.6mW能效达到26.5GOPS/W远超传统FPGA方案。5. 性能对比与场景分析5.1 横向性能对比表I列出了LaMoS与主流方案的对比数据延迟×面积指标LaMoS 0.029 μs·mm² vs ModSRAM 0.09 μs·mm²位宽扩展性支持任意位宽而BP-NTT等方案限于64位频率优势400MHz vs ReRAM方案的100-400MHz图8更直观展示了位宽扩展时的优势2048位时LaMoS延迟9000ns而ModSRAM110000ns面积效率LaMoS保持2M OPS/mm²对手不足200K OPS/mm²5.2 典型应用场景同态加密加速支持HE标准方案如CKKS中的大数运算单芯片可并行处理16个1024位模乘吞吐量达1.5M ops/sec满足实时需求零知识证明生成优化ZKP中的多项式承诺计算将证明生成时间从分钟级缩短到秒级特别适合区块链中的轻节点验证6. 实践中的经验总结在实际芯片验证中我们积累了以下宝贵经验时序收敛技巧采用三级流水线化加法器树寄存器插入位置关键路径输入分配网络→SRAM阵列→加法器链时序余量400MHz下保持0.3ns余量测试中遇到的典型问题电荷共享问题相邻位线耦合导致MAC结果错误解决方案插入隔离晶体管优化版图间距累加器溢出未及时处理进位链改进增加溢出检测电路自动扩展位宽热聚集效应连续运算导致局部过热对策引入温度感知的任务调度算法性能调优建议宏数量选择4宏配置在面积和性能间最佳平衡位宽自适应检测输入有效位宽动态关闭未使用单元预计算优化固定模数时预存M值节省在线计算时间未来我们计划将LaMoS架构扩展到3D堆叠存储中进一步突破带宽限制。同时探索ReRAM基的CiM实现利用其高密度特性支持更大规模并行计算。