在现代SoC芯片中存储器Memory通常占据芯片面积的50%以上某些高性能芯片甚至达到70%-80%。随着工艺节点不断缩小到7nm、5nm乃至3nm存储器密度越来越高、单元尺寸越来越小缺陷出现的概率呈指数级上升。哪怕是最成熟的工艺也无法保证 100% 的存储单元完美无缺。光刻偏差、材料杂质、晶圆级工艺波动都可能导致存储器出现固定型故障、耦合故障、地址译码故障等问题。据统计在先进制程下约有20%-30%的芯片因存储器缺陷而被判为废品。如果没有修复技术只要有一个存储单元失效整片芯片就会被判定为废品这将直接导致良率暴跌、生产成本翻倍尤其是对于 AI 芯片、车规级芯片这类集成了海量SRAM的产品损失更是不可估量。关键数据• 存储器占SoC面积50%-80%• 因存储器缺陷导致的废品率20%-30%• 采用BISR技术后可修复比例90%• 修复后良率提升15%-25%一、Memory Repair技术概述1.1 什么是Memory RepairMemory Repair内存修复是一种在芯片制造测试阶段检测并修复存储器缺陷的技术。其核心思想是在存储器设计中预留“冗余”Redundancy资源——额外的备用行Spare Row和备用列Spare Column基础存储器阵列与 Column MUX 架构示意图当检测到存储单元故障时用这些冗余资源替换故障单元从而使芯片恢复正常功能。而这个过程最严苛的要求就是时序收敛替换路径的延迟必须与原始路径完全一致否则会导致建立 / 保持时间违例反而引发芯片功能失效 —— 这也是 Memory Repair 设计中最核心的技术难点之一。图1典型BISR架构框图Memory Repair主要分为两种类型特性硬修复Hard Repair软修复Soft Repair存储介质eFuse / 激光熔丝SRAM / 寄存器持久性永久掉电丢失修复时机制造阶段每次上电适用场景量产芯片原型验证1.2 Hard Repair出厂固化的永久修复Hard Repair 是芯片量产阶段最核心的修复方式它的修复信息会被烧录到 eFuse电子熔丝、反熔丝等非易失性存储介质中掉电后不会丢失一次烧录终身生效。它的核心流程是晶圆测试阶段通过 ATE自动测试设备触发 MBIST测试定位所有故障单元BIRA 模块计算出最优修复方案然后通过高压脉冲将修复签名烧录到芯片的 eFuse 阵列中。芯片每次上电后BISR 控制器会自动从 eFuse 中读取修复信息加载到修复寄存器中完成地址重映射。这种模式的优势是稳定可靠、不占用额外的启动时间适合修复芯片制造过程中产生的永久性物理缺陷也是目前量产阶段的主流修复方案。1.2 Soft Repair全生命周期的动态修复Soft Repair 的修复信息不会被永久固化通常存储在 SRAM 配置寄存器或外部非易失性存储器中芯片每次上电复位后都需要重新加载或重新计算修复信息。它的核心价值在于应对芯片使用过程中出现的新增故障 —— 比如车规级芯片在高温、振动环境下的老化失效航天芯片在太空辐射环境下出现的单粒子翻转故障这些使用阶段产生的新缺陷无法通过出厂时的 Hard Repair 提前修复而 Soft Repair 可以通过上电时重新执行 MBISTBIRA 流程动态更新修复方案实现 “边用边修”。当然Soft Repair 也有局限性它会增加芯片的启动时间同时需要更复杂的控制电路因此在实际应用中通常会采用“HardSoft” 的组合方案 —— 出厂时用 Hard Repair 固化制造缺陷运行中用 Soft Repair 应对新增故障兼顾可靠性与全生命周期的可用性。1.2 修复的基本原理存储器修复的基本原理可以用“地址重映射”来理解Step 1:检测阶段— 通过MBISTMemory Built-In Self Test检测存储器中的故障单元Step 2:分析阶段— BIRABuilt-In Redundancy Analysis模块分析故障分布制定最优修复方案Step 3:修复阶段— 将故障地址映射到冗余资源实现物理替换Step 4:存储阶段— 将修复信息写入eFuse电子熔丝永久保存二、核心技术MBIST、BIRA与BISR2.1 MBIST内存自测试MBISTMemory Built-In Self Test内存内建自测试是Memory Repair的第一步。它在芯片内部集成测试电路自动生成测试向量并分析测试结果无需外部测试设备即可完成存储器测试。图2MBIST控制器结构MBIST常用的测试算法包括▸Checkerboard算法:检测相邻单元间的短路和漏电故障▸March算法:最广泛使用的算法可检测 stuck-at、transition、coupling等多种故障▸SMarchCKBD算法:工业界常用结合Serial March和Checkerboard的优势2.2 BIRA冗余分析引擎BIRABuilt-In Redundancy Analysis内建冗余分析是Memory Repair的“大脑”。它接收MBIST传来的故障信息根据预设的冗余分析算法计算出最优的修复方案。BIRA需要解决的核心问题是冗余分析核心问题1. 如何用有限的冗余资源修复最多的故障2. 行修复和列修复如何组合最优3. 多个存储器如何共享冗余资源4. 修复方案是否可行Repairable2.3 BISR自修复实现BISRBuilt-In Self Repair内建自修复是Memory Repair的执行环节。它根据BIRA生成的修复方案将修复信息写入eFuse并在芯片上电时自动加载修复配置。图3BISR修复架构与Fusebox接口三、eFuse修复信息的永久存储3.1 什么是eFuseeFuseElectrically Programmable Fuse电子可编程熔丝是一种一次性可编程的非易失性存储器。它通过施加高电压熔断金属熔丝来存储数据一旦熔断便不可恢复因此适合存储最终的修复信息。图4eFuse电路原理图3.2 eFuse的工作原理eFuse的工作原理类似于保险丝未编程时熔丝保持完整电阻约为150Ω编程时通过熔丝的电流产生热量使熔丝熔断电阻增大到3kΩ以上。通过检测电阻值的变化即可读取存储的比特信息。图5eFuse编程前后电阻变化3.3 eFuse在Memory Repair中的作用在Memory Repair流程中eFuse承担着“记忆”修复信息的重任Step 1:测试阶段— MBIST检测故障BIRA生成修复方案Step 2:编程阶段— 修复信息被压缩后写入eFuseStep 3:上电阶段— eFuse中的修复信息自动加载到BISR寄存器Step 4:运行阶段— 存储器根据修复配置正常工作四、Memory Repair的工作流程完整的Memory Repair流程可以分为以下几个阶段阶段执行模块主要任务1. 测试MBIST运行测试算法检测故障单元2. 分析BIRA计算最优修复方案3. 编程BISR Controller将修复信息写入eFuse4. 加载BISR Chain上电时自动加载修复配置5. 验证MBIST验证修复后的存储器一套完整的 Memory Repair 体系是 MBIST内建自测试、BIRA内置冗余分析、BISR内建自修复三大模块的协同工作完整的修复流程可分为 5 个核心步骤全程可实现自动化执行。基于 Tessent 的 Memory Repair 标准架构图步骤 1上电初始化修复链路就绪芯片上电或复位后BISR 控制器会先将 BISR 扫描链修复寄存器配置为初始状态同时完成 MBIST 电路的初始化为后续的测试与修复做好准备。步骤 2MBIST 测试精准定位故障地址MBIST 控制器启动测试流程通过 March 算法、Checkerboard 算法等成熟的测试算法向存储器写入测试向量再读取回读数据与预期值对比逐地址、逐单元检测故障同时记录故障的地址、类型、数量等核心信息。步骤 3BIRA 分析计算最优修复方案BIRA内置冗余分析模块是整个修复流程的 “大脑”它会接收 MBIST 输出的故障数据结合预先设计的冗余资源配置通过专用算法快速计算出最优的修复方案 —— 也就是用最少的冗余资源覆盖最多的故障单元同时判断该芯片是否具备可修复性故障数量超过冗余资源上限则判定为废品。计算完成后最终的修复签名会被存储到 BIRA 专用寄存器中。步骤 4修复信息传输与烧录通过专用指令BIRA 寄存器中的修复信息会被传输到 BISR 扫描链中。如果是 Hard Repair 模式BISR 控制器会将修复信息进行压缩然后通过 TAP 测试访问端口将压缩后的修复数据烧录到 eFuse 阵列中完成永久固化。如果是 Soft Repair 模式则直接将修复信息加载到修复寄存器中无需烧录 eFuse。步骤 5修复生效与回测验证芯片复位后BISR 控制器会自动从 eFuse 或配置寄存器中读取修复信息解压缩后加载到存储器的修复端口完成故障地址到冗余单元的重映射修复正式生效。最后会再次运行 MBIST 测试对修复后的存储器进行全地址回测验证所有故障单元都已被成功修复确保存储器的功能、时序完全符合设计要求只有通过验证的芯片才能进入后续的封装环节。五、先进技术的应用与挑战5.1 并发BISRConcurrent BISR传统的BISR链是串行加载的对于大型SoC修复数据加载时间可能成为系统启动的瓶颈。并发BISR技术允许同时处理多条BISR链显著缩短修复数据加载时间特别适用于对启动时间敏感的应用场景。5.2 硬增量修复Hard Incremental Repair硬增量修复允许在不同测试阶段如晶圆测试、封装测试、系统测试分别进行修复分析并将新的修复信息追加到已有的eFuse数据中。这种技术可以更充分地利用冗余资源提高整体修复率。5.3 3D存储器的全局BISR随着3D堆叠存储器技术的发展传统的局部BISR架构面临挑战。全局BISRGlobal BISR技术允许跨层共享冗余资源并通过并行测试大幅缩短测试时间。研究表明全局BISR相比传统方案可提升27%的修复率。六、行业应用案例6.1 车用电子芯片车用电子芯片对可靠性要求极高Memory Repair技术在此领域发挥着关键作用。除了传统的BISR车用芯片还结合了以下技术▸POTPower-On Test:上电即进行内存测试和修复▸ECCError-Correcting Code:运行时纠正单比特错误▸Error Injection:自我检测内存测试电路的正确性6.2 HPC高性能计算芯片HPC芯片包含大量存储器功耗和测试时间是关键挑战。针对HPC的Memory Repair方案采用多链并行、功耗控制算法PCA和智能分群MGD等技术在保证修复效果的同时优化功耗和性能。总结与展望DFT Memory Repair技术是现代芯片制造不可或缺的一环。通过MBIST、BIRA、BISR和eFuse的协同工作它能够有效提升芯片良率降低制造成本。随着工艺节点的不断演进和3D存储技术的发展Memory Repair技术也在持续创新向着更高效率、更低功耗、更强可靠性的方向迈进。技术趋势展望• AI辅助的冗余分析算法• 更高效的eFuse压缩技术• 支持Chiplets的分布式BISR• 与DFT其他技术的深度融合