手撕一个0.18μm工艺的Buck电路

buck电路带电路原理和0.18工艺。 包含 设计文档早上蹲厕所刷手机看到有人说Buck电路简单得像喝水结果自己画版图时被寄生参数坑到怀疑人生。今天就拿0.18μm工艺的Buck设计来唠点实在的顺带把SPICE仿真和版图脚本甩出来。一、Buck的暴力美学这货的核心就是个开关管配个二极管同步整流用MOS更香。当开关管导通时电流咔咔往电感里灌断开时电感续流通过二极管释放。输出电压Vout D*VinD是占空比。但别急着拿这个公式去量产——实际要考虑二极管压降、MOS导通电阻、电感DCR这些老六参数。举个栗子用Python算电感值的时候得考虑纹波电流Vin 5.0 Vout 1.8 fsw 2e6 # 别用低频0.18工艺的MOS开关快 ΔI 0.3 * (Vout/(Vin-Vout)*Vin/(fsw)) # 30%纹波 print(f建议电感值{Vout*(Vin-Vout)/(Vin*fsw*ΔI):.2f}nH)输出蹦出个建议电感值56.78nH但实际选47nH更稳妥毕竟PCB走线自带电感量。二、0.18μm工艺的骚操作这工艺的NMOS阈值电压在0.45V左右但做电源得用厚栅氧器件。举个SPICE模型片段.model HN18_PSV NMOS ( VTO 0.55 RS 8m RD 5m CGSO 1.2nF/m CGDO 0.8nF/m TOX 7.2n U0 350 )注意RS和RD这些寄生电阻直接决定效率天花板。曾经有个兄弟用1mm宽度的开关管结果Rds_on只有32mΩ但栅极电容Cgs高达15pF——这得配个强悍的驱动电路否则开关瞬间直接给你整出米勒平台。buck电路带电路原理和0.18工艺。 包含 设计文档驱动电路得这样搞Vdrive PWM 0 PULSE(0 1.8 0 100p 100p 200n 400n) Mdrive PWM GND gate HN18_PSV W50u L0.18u Rgate gate nodeX 2 Msw nodeX GND SW HN18_PSV W1e6u L0.35u这里用0.35u长度牺牲速度换耐压W1mm的开关管必须拆分成多指结构防止天线效应。三、版图设计的坑位指南用Calibre跑DRC时最烦的是金属电流密度限制。顶层金属1mA/μm的规则下1A电流需要1000μm线宽。但实际走线得用铜柱结构create_path -layer TOP_MET -width 10 -offset 0 { VIN VSW VOUT } create_guard_ring -type NWELL -connect analog_ground derive_pg_connection -power_net VIN -ground_net GND特别注意电感焊盘位置的ESD结构曾经有个项目因为省了RC clamp上电瞬间直接让栅氧击穿。建议在SW节点加个20kΩ电阻并联2fF电容做缓冲。四、实测翻车现场第一次流片回来效率只有71%用Tektronix探头抓SW节点波形发现振铃严重。后来在PCB上加了个22nH磁珠和1Ω电阻组成的snubber.model Snubber_Network s (R1 L22n C47p) Xsw_node SW GND Snubber_Network结果效率飙到89%但代价是增加了0.3mm²的版图面积。所以做电源就是不断在面积、效率和成本之间玩跷跷板。五、设计文档的精髓别整那些虚的直接上表格参数目标值实测值翻车原因效率1A≥85%89%优化了snubber纹波电压50mV38mV陶瓷电容ESL太给力启动时间500μs320μs软启动电容改10nF最后附上祖传的启动电路设计// Soft-start模块 module soft_start(clk, en, pwm); input clk, en; output reg pwm; reg [7:0] counter; always (posedge clk) begin if(en) counter (counter 255) ? counter 1 : 255; pwm (counter 150) ? 1b1 : 1b0; end endmodule这玩意儿用数字电路做软启动比模拟方案省面积特别适合0.18μm这种混合信号工艺。流片回来测试时记得先戴静电手环——别问我是怎么知道的。