JTAG(Joint Test Action Group)联合测试工作组.JTAG是一种国际标准测试协议主要用于芯片内部测试验证设计与测试生产出的印刷电路板。1.接口TAG的接口是一种特殊的4/5个接脚接口连到芯片上在电路板上很多芯片可以将他们的JTAG接脚通过DaisyChain菊花链的方式连在一起并且集成电路只需连接到一个JTAG端口就可以访问一块印刷电路板上的所有集成电路。CPU 和FPGA制造商允许JTAG 用来端口debugFPGA厂商允许通过JTAG配置FPGA使用JTAG信号通入FPGA核。这些连接引脚是TCK为测试时钟输入TDI为测试数据输入数据通过TDI引脚输入JTAG接口TDO为测试数据输出数据通过TDO引脚从 JTAG接口输出TMS为测试模式选择TMS用来设置JTAG接口处于某种特定的测试模式TRST为测试复位可选)。输入引脚低电平有效。2.工作原理JTAG的核心是一个扫描路径它通过在芯片内部集成一系列的移位寄存器称为边界扫描寄存器来实现。这些寄存器连接在芯片的引脚和内部逻辑之间形成一个链式结构。测试数据输入在测试时测试数据通过JTAG接口的TDITest Data Input测试数据输入引脚串行地输入到边界扫描寄存器中。数据移位和处理数据在边界扫描寄存器中逐位移动经过芯片内部逻辑的处理后再从边界扫描寄存器的另一端通过TDOTest Data Output测试数据输出引脚串行输出。测试控制通过TMSTest Mode Select测试模式选择引脚和TCKTest Clock测试时钟引脚来控制测试过程的模式和时序。TMS引脚用于选择不同的测试状态TCK引脚提供时钟信号确保数据的同步传输。3.注意TDI,TMS是输入上拉是为了在没有连接下载线的时候给一个电平同时提高信号的建立速度。TDO是输出所以不用拉。TCK是输入但是是时钟信号上升沿有效可以避免上跳脉冲干扰。下拉电阻使TCK信号的初始值为0由于是时钟信号可以保证时钟信号在初值后第一个边沿为上升沿而JTAG 控制电阻正是以TCK的上升沿向FPGA内部写配置数据